module StpState : sig ... end
val to_string : portState ‑> string
val of_int : Core.Int32.t ‑> portState
val to_int : portState ‑> Core.Int32.t